Компания Huawei представила новую концепцию построения микросхем, сделав акцент не на дальнейшем «сжатии» полупроводниковых процессов, а на сокращении задержек при передаче сигналов внутри чипа и в крупных вычислительных системах. Идея под названием Tau Scaling Law (в русской интерпретации — «закон тау-масштабирования») должна, по замыслу разработчиков, помочь Китаю продолжать создавать передовые микросхемы в условиях технологических ограничений со стороны США. При этом, как отмечают эксперты, остается открытым вопрос, является ли это действительно прорывом или очередной эволюцией подходов, которые отрасль уже использует.
Почему Huawei делает ставку не на техпроцессы, а на задержки
С 2019 года китайские производители столкнулись с ограничениями на импорт наиболее продвинутых машин для литографии — в первую очередь оборудования ASML для экстремального ультрафиолета (EUV, extreme ultraviolet). Литография — это технологический этап, на котором на кремниевой подложке формируют рисунок схем с очень высокой точностью. Чем «тоньше» техпроцесс, тем больше элементов можно разместить на кристалле и тем выше потенциальная производительность.
Если обратиться к распространенной в индустрии формуле, которую обычно называют «законом Мура», то она описывает тенденцию: число транзисторов на микросхеме примерно удваивается каждые два года. В реальности рост мощности все чаще упирается не только в физические пределы материалов, но и в доступность оборудования для все более мелких норм производства.
Поэтому Huawei пытается сдвинуть фокус: вместо того чтобы продолжать гонку за минимальными размерами транзисторов, компания предлагает повышать быстродействие за счет уменьшения времени, которое сигнал проходит по цепям (это в инженерной практике часто связывают с понятием latency — задержка, возникающая между запросом и откликом в логике).
Что такое Tau Scaling Law и LogicFolding
В начале недели Huawei публично раскрыла ключевую часть своей концепции. Центральная идея — сократить задержки передачи сигналов в чипах и больших вычислительных системах с помощью принципа Tau Scaling Law.
Техническое ядро подхода компания связывает с методом LogicFolding. В упрощенном виде речь идет о том, чтобы иначе распределять и располагать логические элементы, аналоговые блоки и память: конструкцию предлагают строить слоями, более плотно связывая компоненты между собой. На практике это напоминает идею трехмерной интеграции, когда разные части «сшиваются» в вертикальный стек, а не размещаются строго в одной плоскости.
«Стена» Мура и удар санкций: позиция Huawei
Руководство полупроводникового направления Huawei подчеркивает, что перед индустрией одновременно стоят две проблемы. Как заявил глава полупроводникового бизнеса Huawei Хэ Тинбо (He Tingbo), чипам придется столкнуться с неизбежным физическим «потолком» развития закона Мура в течение ближайшего десятилетия. По его словам, это ограничение связано с тем, что дальнейшее уменьшение размеров элементов упирается в фундаментальные свойства материалов и устройств.
Вторая проблема, по версии Huawei, «случайная»: ограничения извне привели к тому, что компания оказалась перед «стеной» раньше, чем конкуренты. В вероятной привязке к ситуации вокруг EUV-оборудования речь идет о санкционных барьерах на импорт передовых литографических систем.
Почему скепсис не исчезает: «похоже на то, что уже делают»
Критики отмечают, что уменьшение задержек — вообще-то не новая цель в разработке микросхем. Инженеры годами оптимизировали пути распространения сигналов, добиваясь баланса между скоростью, энергопотреблением и надежностью. Кроме того, многие элементы подхода LogicFolding, по мнению оппонентов, перекликаются с уже существующими направлениями: трехмерным стекованием (3D stacking), продвинутой упаковкой (advanced packaging) и оптимизацией архитектуры системы.
Свою оценку дал и глава Nvidia Дженсен Хуанг (Jensen Huang). На встрече с журналистами в Тайбэе в четверг он заявил, что для Huawei это может быть значимой разработкой, но для TSMC, по его мнению, ничего принципиально нового нет. Он напомнил, что TSMC использует die stacking и 3D packaging уже почти десять лет и, следовательно, соответствующие технологии у тайваньского производителя «очень продвинуты».
Отраслевой контекст: 3D-стекование и продвинутая упаковка — уже реальность
Чтобы понять, почему часть наблюдателей относится к заявлению Huawei осторожно, важно помнить: сектор упаковки микросхем уже давно научился «вертикальной сборке». Advanced packaging — это технологии соединения и размещения чипов и подсистем в одном корпусе так, чтобы улучшать плотность, пропускную способность и энергоэффективность, даже если сами транзисторы остаются на одном и том же техпроцессе.
-
TSMC развивает упаковку SoIC, которая помогает плотнее интегрировать разнородные чиплеты (heterogeneous chiplets). Идея chiplet-подхода — использовать несколько специализированных «кусочков» вместо одного монолитного кристалла, комбинируя их в единой системе.
-
Производители памяти, включая SK Hynix и Samsung Electronics, применяют 3D-стекование и упаковку для выпуска многослойной памяти. Такая память — важный компонент чипов для ИИ (AI chipsets), а вертикальная компоновка позволяет повышать энергоэффективность и производительность.
Чем Huawei пытается отличиться: «разбиение критических путей»
Huawei заявляет, что LogicFolding может выходить за рамки того, что обычно делают в классическом 3D-стековании интегральных схем. По словам Ляо Хэна (Liao Heng), главного ученого Huawei Semiconductor, компания планирует «очень точно и аккуратно разделять критические пути логических цепей» и распределять их по нескольким слоям. В терминологии проектирования «критический путь» — это цепочка логических операций, которая задает максимальную задержку в схеме: именно она во многом определяет тактовую частоту и верхний предел скорости работы.
Риски стекования: перегрев, плотность мощности и барьеры производства
Даже если стекование действительно повышает плотность транзисторов, оно может обострять другие проблемы. Аналитики Bernstein в заметке предупредили: рост числа слоев способен увеличить плотность мощности, что повышает вероятность перегрева. Дополнительными «узкими местами» могут стать выход годных кристаллов (production yields) и себестоимость. То есть даже при правильной архитектуре конечный массовый выпуск может оказаться сложным и дорогим.
В подтверждение этих опасений Huawei в своей дорожной карте фактически признает требования к новой инфраструктуре. Хэ Тинбо отмечал, что для folded-архитектур (архитектур, построенных через «складывание» логики по слоям) потребуются новые инструменты проектирования микросхем. Отдельно подчеркивается необходимость более эффективных методов управления теплом — как для смартфонов, так и для крупных AI-центров обработки данных.
EDA и «смена требований»: к чему это может привести для индустрии ПО
Говоря о последствиях для экосистемы разработки, Хэндел Х. Джонс (Handel H. Jones), генеральный директор International Business Strategies, в ходе панели на тему Tau Scaling во вторник отметил: переход от оптимизации «по площади чипа» к оптимизации «по времени на уровне системы» способен существенно изменить требования к поставщикам EDA (electronic design automation). EDA — это программные комплексы, которые помогают инженерам создавать проект микросхемы: от логического проектирования до физической компоновки и верификации.
Ведущие игроки на этом рынке — Cadence Design Systems и Synopsys — производят mainstream-решения, которые служат основой для создания «чертежей» сложных устройств. Если архитектуры меняются, меняются и потребности в алгоритмах, моделировании и методиках оптимизации.
Ожидания от нового Kirin: какие цифры обещает Huawei
Самые конкретные заявления Huawei связаны с новым смартфонным чипом Kirin, который должен быть представлен позже в этом году. Компания утверждает, что именно он станет первым устройством, использующим архитектуру LogicFolding.
По словам Хэ Тинбо, по сравнению с прежним однослойным вариантом новая разработка должна:
-
повысить энергоэффективность на 41%;
-
увеличить пиковую рабочую скорость примерно на 13%.
Что остается без ответа: верификация и сравнение с конкурентами
Даже если приведенные проценты окажутся правдой, для рынка критически важны дополнительные параметры: насколько легко будет производить чип в массовых объемах, какая будет себестоимость и как именно показатели соотносятся с решениями конкурентов, созданными на более продвинутых техпроцессах.
Huawei, однако, не представила информацию о выходе годных, не раскрыла данные о стоимости и не дала четкого объяснения, как именно измеренные преимущества сопоставимы с продуктами соперников, произведенными на более «тонких» нормах. Как подчеркнул Лянь Цзе Су (Lian Jye Su), главный аналитик Omdia, на данный момент нет проверяемых и независимых результатов, которые можно было бы сопоставить с достижениями других компаний через общедоступные бенчмарки.
Таким образом, презентация Huawei задает интригующее направление: если отрасль все чаще упирается в пределы масштабирования, то оптимизация задержек и новая логическая компоновка по слоям могут стать альтернативой «гонке за микрометрами». Но окончательный ответ на вопрос, является ли LogicFolding реальным качественным скачком, появится только после появления данных о массовом производстве, стабильности характеристик и честных сравнительных тестах на устройствах и в системах.
